|
最先端の試験モードを装備しています。 印加パルス幅100ns/200nsのノーマル試験と印加幅を1nsまで小さくした
VFTLP(Very Fast TLP)の試験モードを取り揃えています。
ESD耐性でのHBM/CDM試験の検証に有効です。
デバイスピンへの入射波、デバイスピンからの反射波を標準に装備された
オシロスコープで確認できます。
このデータは保存され、専用モニターにも表示されます。 専用モニターで入射波/反射波の合計値、
スナップバック特性、Vf/Im測定によるリーク測定値などがトレースできます。
保存されたオシロスコープからのデータは自由度の高い演算処理を可能にします。
例えば、プロセスを変えたトランジスタのON電圧や保護回路に流せる最大電流値に対し、
トレースを重ね合わせることで差分を確認することができます。
また、セミオートプローバー等と接続して、TLP試験を自動化することができます。
Wafer上の印加ピンやチップ間の自動シフト、自動測定ができるので、試験効率が大きく向上します。
|
